Typ-1-Echtzeit-Robotikvirtualisierung & Sicherheitsenklaven

Konsolidiert mehrere Industrie-PCs auf einem einzigen SoC ohne Abstriche bei der funktionalen Sicherheit, trennt KI-Vision von 500-Hz-Motorregelkreisen.

SwarmHypervisor Type-1 Real-Time Partitioning Stack

Robotics Core: Hypervisor Core — Type-1 Microkernel & Hardware Partitions

Autonomous Robotics Nodes & SLAM Controllers

  • ASIL D Safety RTOS VM
  • Linux / ROS 2 AI Compute VM
  • Zero-Copy IVSHMEM Ring
  • SR-IOV Hardware Device Pass
  • Memory Protection Unit (IOMMU)

Architectural Layers & Navigation Stacks

  • Schicht 1: Wahrnehmungs- und SLAM-Subsystem (3D LiDAR / RealSense RGB-D / Fast-LIO2 / Cartographer): Hochfrequente Punktwolkenerfassung, eng gekoppelte IMU-Vorintegration und subzentimetergenaue Echtzeit-Lokalisierung.
  • Schicht 2: Lokale Navigation & Modellpraediktive Regelung (MPC) (TEB Local Planner / Timed-Elastic Band / Pure Pursuit): Echtzeit-Hindernisausweichung, nicht-holonome kinematische Bahnoptimierung und dynamische Umschaltung von ISO 3691-4 Sicherheitsfeldern.
  • Schicht 3: Interoperabilitaet, Middleware & Flottenbus (VDA 5050 v2.1 / ROS 2 Jazzy / Eclipse Zenoh / CycloneDDS): Standardisierte JSON/MQTT-Auftragserfassung, Zero-Copy-IPC zwischen Knoten und deterministisches Status-Reporting ueber heterogene Flotten.
  • Schicht 4: Schwarm-Orchestrierung & Verkehrsoptimierung (Conflict-Based Search (CBS-MAPF) / Dynamic Block Reservation): Konfliktfreie Multi-Agenten-Pfadsuche (CBS-MAPF), automatisiertes Gelegenheitsladen und Engpassminimierung.

Telemetry & Compliance: ±5 mm (Positioniergenauigkeit) | <8 ms (Flottendispatch-Latenz) | <12 ms (Sicherheits-Stoppreaktionszeit) | VDA 5050 v2.1 (Offener Flottenstandard)

Typ-1-Mikrokernel und Gemischtkritische Isolierung in SwarmHypervisor

Moderne autonome Roboter benötigen leistungsstarkes KI-Computing (Linux, ROS 2, PyTorch), das mit zertifizierter sicherheitskritischer Steuerung (AUTOSAR, FreeRTOS, SIL 3) koexistiert. SwarmHypervisor bietet die hardwareisolierte Virtualisierungsschicht für sichere gemischtkritische Ausführung auf einem einzigen SoC.

Core Engineering Areas

Technical Publications

Related Cluster Architecture Specifications